.

馬1994-0016642

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl.	(11) 공개번호 목1994-0016642
HOIL 21/60	(43) 공개일자 1994년07월23일
(21) 출원변호 (22) 출원일자	록 1993-0027128 1993년12월09일
(30) 우선권주장	92-35[9]6 1992년 12월09일 일본(JP)
(71) 출원인	93-23289 1993년이 월 18일 - 일본(JP) 가부시키카이사 한도오(DO) 에네루기 겐큐쇼 - 아마자까 순페이
(72) 발형자	일본국 기山가와면 마쓰기시 하세 398 미야자기 매노루
	일본국 기내가와펜 미세하라시 하가시-나 무세 4-2/2-307
	우리카이 이카네
	일본국《기년기와엔《아쓰기시》하세 304-1 플럿 셈-비 306
	추 바 오훈
	일본국 가니가와엔 아마토시 후카이타이 1-10-15 파레스미야가이 302
	아마모토 무포오
	일본국 개기가와엔 이세하라지 이시다 648 오사미 하이프 101
(74) 대리인	황의민
십사경구 : 있동	
(54) 전자회로	

.

본 발명은 절연기판상에 형성되고, 반도체증을 포함하는 박막트렌지스터를(TFTs)을 갖는 전자회로에 관한 것이다. 반도체증의 두베는 1500Å 미하, 예로 100 내지 750Å이다. 주로 티타를 및 결소로 구성되는 제 1 층이 반도체총 위에 형성되어 있다. 알루미늄으로 구성되는 제 2 층은 제 1 총의 상부에 형성되어 있 다. 제 1 및 제 2 층을 전도성 인터커넥트로 패터닝되어 있다. 제 2 층의 바닥표면은 실질적으로 완전히 제 1 총과 밀접히 접촉해 있다. 상기 인더커넥트는 반도체총과 양호한 접촉을 갖는다.

Ø#⊊

£7

24H

[발명의 명칭]

전자회로

[도면의 간단한 설명]

제7(A) 내지 7(H)도는 본 발명에 따른 IFTs의 단면도로서 미것은 TFT가 제조되는 순서를 예시한다. 제8(A) 내지 8(C)도는 본 발명에 따른 IFTs의 단면도로서 소스 또는 드레인의 접촉을 예시한다.

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

(57) 용구의 범위

용구항 1. 1500Å 이하의 두찌를 갖고 규소를 포함하는 반도체막: 상기 반도체막과 접촉하고, 티타늄 및 질소를 포함하는 제 1 층; 상기 제 1 층과 접촉하고 알루미늄을 포함하는 제 2 층을 포함하는 전자회로.

경구항 2. 제 1 항에 있어서, 상기 반도체막이 N 또는 P 형 전도성을 갖는 전자회로.

청구항 3. 제 1 한에 있어서, 상기 반도체막이 100 내지 750Å 사이의 두제를 갖는 전자회로.

청구항 4. 제 1 할에 있어서, 상기 반도체막 미래에 위치하고, 상기 반도체막과 접촉해 있는 제 3 총을 포함하고, 상기 반도체막과 상기 제 3 총이 공통의 불순률로 도프된 전자회로

용구함 5. 제 1 함에 있어서, 상기 제 1 총이 전도성 산화물로된 막과 접속된 전자회로.

4-1

BEST AVAILABLE COPY

경구함 6. 제 1 항에 있어서, 상기 제 1 총 및 제 2 총이 외부 단자와 연결되어 있는 전도성 민터커넥 트를 구성하는 전자회로

용구항 7. 제 1 항에 있머서, 상기 제 1 층에서의 결소 원자의 수대 티타늄 원자의 수의 비가 0.5 내지 1.2일 전자회로

청구항 8. 제 1 항에 있어서, 상기 제 2 층이 200배지 5000자의 두脚를 갖는 전자회로.

경구함 9. 제 5 항에 있어서, 상기 전도성 산화물이 산화인들 주석(indim tin oxide), 산화마면 및 산화 나캠로 구성되는 그름으로부터 선택된 물꿈을 포함하는 전자회로.

청구항 10. (1500Å 이하의 두페를 갖고 규소를 포함하는 반도체막: 상기 반도체막과 접촉하고, 규소 및 티타함을 포함하는 제 1 층; 상기 제 1 층과 접촉하고 티타함 및 접소를 포함하는 제 1 층; 상기 제 2 층 과 접촉하고 압투미늄을 포함하는 제 3 층을 포함하고, 상기 제1, 제2 및 제 3 층이 전도성 인터커넥트를 구성하는 전자회록:

청구합 11. 제10합에 있다서, 상기 반도채막이 N 또는 P형 전도성을 갖는 전자회로.

경구함 12. 제 10항에 있어서, 상기 제 3 층이 2000대지 5000지의 두째를 갖는 전자회로.

왕구**향 13. 제10항에 있어서, 상기 반도체막이 100 내지 750**Å 사이의 두메를 갖는 전자회로

경구함 14. 제10함에 있어서, 상기 반도체막 아래에 위치하고, 상기 반도체막과 접촉해 있는 제 4 층을 추가로 포함하고, 상기 반도체막과 상기 제 4 층이 공통의 불순물로 도프된 전자회로.

원구한 15. 제 10항에 있어서, 삼기 전도성 인터커넥트가 외부단자에 접속된 전자회로:

청구한 16. 1500Å 이하의 두폐를 갖고 규소를 포함하는 반도생막, 상기 반도청막과 집혹해 있고, 티타 병 및 질소를 포함하는 제 1 층; 상기 제 1 층과 집층해 있고 티타늄 및 집소를 포함하는 제 2 층; 및 상기 제 2 층과 집축해 있고 알루미늄을 포함하는 제 3 층을 포함하고, 상기 제 1, 제2 및 제 3 층이 진도 성 인터커넥트를 구성하고, 상기 제 1 층대의 티타늄 대 집소의 비가 상기 제 2 층대의 티타늄 대 집소의 비 보다 큰 전자회로,

참구한 17. 제 16 항에 있어서, 상기 반도채막이 제 또는 P형 전도성을 갖는 전자회로 .

경구함 18. 제 16 함에 있어서, 상기 반도체막이 100 내지 750Å의 두제를 갖는 전자회로:

성구함 19. 제 16 함에 있어서, 상기 제 3 층이 2000 내지 5000A 무폐를 갖는 전자회로.


경구함 20.... 제 16 함에 있어서, 상기 반도체막 이래에 위치하고, 상기 반도체막과 접촉해 있는 제 4 총 을 추가로 포함하고, 상기 반도체막 및 제 4 흩이 공통의 불순물로 도프된 전자회로.

※ 참고사항 물최초출원 내용에 의하여 공개하는 것임

 $\overline{(}$

⊆B


⊊27




4-3

BEST AVAILABLE COPY

£20





4-4

BEST AVAILABLE COPY